一、序：1年後、ロードマップは何を実現したか
2025年9月のHUAWEI CONNECT 2025で、華為（Huawei）は昇騰（Ascend）チップの3年間のロードマップを初めて公開した。950PR、950DT、960、970、そして8192カードのAtlas 950 SuperPoDと15488カードのAtlas 960 SuperPoDである。当時の最大の疑問はただ一つ、スライド上の数字が予定どおりラックになるのかだった。
2026年9月17～19日、HUAWEI CONNECT 2026が上海世博展覧館で開催された。テーマは「Advancing the Agentic World」。今回の見どころは「答え合わせ」である。何が予定どおり実現し、何が前倒しされ、何が形を変えたのか。本稿ではまず発表内容を整理し、そのうえで技術的に考察する。
📌 注：本文の数値はすべて華為の公式リリースおよび公開報道（文末の出典参照）に基づくメーカー公称のピーク値であり、第三者による実測値ではない。
二、発表の概要
| 分野 | 内容 | 主な数値 |
|---|---|---|
| チップ | Ascend 960DTを2027年Q1、960PRを2027年Q3に前倒し。970（2028年）、980（2029年）を追加 | 960DTは当初計画より3四半期前倒し |
| AIスーパーノード | Atlas 960E SuperPoD、業界初のNPOスーパーノード | 4096 NPU、FP8 8 EFLOPS／FP4 16 EFLOPS、HBM最大1 PB |
| 光インターコネクト | Hi-ONE近接パッケージ光エンジン（NPO） | 1エンジンあたり7.2 Tbit/s、光源内蔵 |
| 汎用計算 | TaiShan 950 SuperPoDを全面刷新 | 最大4096ノード、統合メモリプール256 TB |
| ストレージ | OceanStor M900 コンテキストメモリストレージ | PB級KVキャッシュ（「L3.5層」）、SSD寿命16倍 |
| クラスタ | Agentic SuperCluster | 2層4プレーンClosで最大51.2万NPU、マルチレールで100万NPU |
| エコシステム | CANNのコミュニティ主導オープンソース化、PyTorch公式バックエンド | 外部開発者61%、月間アクティブ5200人超 |
また公式発表によれば、Atlas 900 A3 SuperPoDは1000セット以上が導入済みで、Atlas 950 SuperPoDは大規模な商用段階に入った。
三、チップロードマップ：「年1世代」から「前倒し」へ
3.1 HC2025での約束
| チップ | 用途 | FP8 / FP4 | メモリ | インターコネクト | 当初予定 |
|---|---|---|---|---|---|
| 950PR | Prefill・推薦 | 1 P / 2 P | 自社開発の低コストHBM（HiBL 1.0） | 2 TB/s | 2026年Q1 |
| 950DT | Decode・学習 | 1 P / 2 P | HiZQ 2.0、144 GB、4 TB/s | 2 TB/s | 2026年Q4 |
| 960 | 全面的に倍増 | 2 P / 4 P | 容量・帯域とも倍増 | ポート数倍増 | 2027年Q4 |
| 970 | さらに倍増 | 4 P / 8 P | 帯域は少なくとも1.5倍 | 4 TB/s | 2028年Q4 |
注目すべきアーキテクチャ上の変化もある。950以降はSIMD/SIMTの両プログラミングモデルに対応し、メモリアクセス粒度を512バイトから128バイトに細かくした。データ形式もFP8/MXFP8/MXFP4に加え、独自のHiF8・HiF4をサポートする。SIMTの導入によってカーネルの書き方がGPUに近づくため、エコシステム移行の観点では演算性能そのものより大きな意味を持つかもしれない。
3.2 HC2026でのアップデート
- 960DTは2027年Q1（当初計画より3四半期前倒し）、960PRは2027年Q3（1四半期前倒し）。
- 960の開発は「予想を上回り、性能は計画どおり倍増」と説明された。
- ロードマップは**970（2028年）と980（2029年）**まで延長され、倍増を続ける根拠として華為が提唱する「τ（Tau）スケーリング則」が挙げられた。
- 昇騰は「UnifiedBus（灵衢）ベースの11チップ構成」の中核と位置づけられ、ほかのチップが計算、インターコネクト、ストレージ、管理をカバーする。
3.3 考察：PR／DTの分割こそ最も興味深い設計
同じ演算ダイに異なるHBMを組み合わせ、Prefill（演算集約・帯域要求は低い）とDecode（帯域集約）にそれぞれ割り当てる。これは推論アーキテクチャのPD分離をチップのSKUレベルにまで落とし込んだものと言える。HBMの供給が限られるなかで、高価な広帯域メモリを本当に必要な箇所だけに使えるのが利点だ。その代わりクラスタのスケジューリングは複雑になり、顧客は負荷の比率に応じて2種類のチップを調達する必要がある。
四、スーパーノード：Atlas 960EとNPO光インターコネクト
4.1 Atlas 960Eの仕様
- 4096基のNPU、直交アーキテクチャ、全液冷。
- FP8 8 EFLOPS、FP4 16 EFLOPS、HBM最大1 PB。
- 5500基のHi-ONE光エンジンを用い、従来方式で必要だった約4.8万個の800G光モジュールを不要にした。公式発表では、消費電力を550 kW以上削減し、無故障稼働時間を倍増させ、システム可用性は99.8%とされる。
公式の数値から逆算すると、1基あたりFP8は約2 PFLOPS、HBMは約256 GBとなり、「960は950比で仕様倍増」という約束と整合する。
4.2 HC2025のAtlas 960との関係
HC2025で発表されたAtlas 960 SuperPoDは15488カード、FP8 30 EFLOPSで、2027年Q4に投入予定だった。今回の960Eは4096カードである。公式資料を見るかぎり、960EはNPOを採用した新しい形態であり、15488カード版を置き換えるとは説明されていない。超大規模な単一ドメインに加えて、より導入しやすい「中型」スーパーノードを補完したと理解するのが妥当だろう。15488カード版の進捗について、今回の公開資料には更新がなかった。
同様に、2026年7月のWAICで展示されたAtlas 950 SuperPoDの実機は1024カード（FP8 1 EFLOPS）だった。HC2025で示されたフル構成は8192カードだが、現時点で公開されている商用情報の多くは1024カード規模である。8192カードのフル構成が実際に納入されているかは、引き続き注視が必要だ。
4.3 考察：なぜ光なのか、なぜNPOなのか
華為のスーパーノード戦略は「チップ単体の性能を規模で補う」ことにある。先端プロセスが使えない以上、チップ数を増やし、インターコネクトを強化してシステム全体の指標を高める。HC2025時点でAtlas 950のフル構成は160ラック、約1000平方メートルを要し、ラック間はすべて光で接続されていた。その結果、光モジュールの数、消費電力、故障率がボトルネックになる。
NPO（Near-Packaged Optics）は光エンジンをスイッチや演算チップの近くに配置し、プラガブル光モジュールと長い電気配線を省く技術である。華為はOIFにNPOの実装合意（IA）を提出している。「5500エンジンで4.8万モジュールを置き換える」という数字が事実なら、これは今回のイベントでエンジニアリング上の価値が最も高い発表だ。「大規模スーパーノードの信頼性」という、最もよく疑問視される点に直接答えているからである。
ただし、可用性99.8%や550 kWの節電はメーカー公称の数値であり、比較基準となる「従来方式」の具体的な構成も公開されていない。
五、汎用計算、ストレージ、クラスタ
- TaiShan 950 SuperPoD：鯤鵬（Kunpeng）CPUのスーパーノード。UnifiedBusの全光ネットワークで最大4096ノード、統合メモリプールは256 TB。公式に示された用途はAgentサンドボックスで、10万サンドボックスの起動は従来サーバーの30倍速く、密度はさらに25%向上する。100億×1000次元ベクトルの検索効率は2倍とされる。HC2025では「メインフレームやオフコンの置き換え」が主な位置づけだったが、今年はAgent基盤へと明確に軸足を移した。
- 鯤鵬ロードマップ（HC2025で公表）：Kunpeng 950は96コア/192スレッド版と192コア/384スレッド版の2種類で、コンフィデンシャルコンピューティングに対応する。2028年Q1には高性能版（シングルコア性能50%以上向上）と、256コア以上の高密度版を投入する計画だ。
- OceanStor M900：Agent推論向けのKVキャッシュストレージで、ワンホップで直接アクセスでき、容量はPB級。業界で進む「KVキャッシュの階層化」の流れと一致する。長いコンテキストと複数ターンのAgentによって、KVキャッシュはGPUメモリの問題からストレージシステムの問題へと変わりつつある。
- クラスタ：UnifiedBusは複数のプロトコルを一つに統合し、昇騰スーパーノード、鯤鵬スーパーノード、KVキャッシュクラスタを対等に接続する。2層4プレーンのClos構成で51.2万NPU、マルチレール構成で100万NPU規模まで拡張できる。華為Markov Labのシミュレーションでは、4kカードのスーパーノードで構成した10万カードクラスタのMFUは、8カードサーバー構成の2.75倍とされる（シミュレーション値であり、実測ではない）。
六、NVIDIA Vera Rubinとの比較：まず条件をそろえる
HC2025で華為はAtlas 950をNVIDIAの「NVL144」と比較し、カード規模で56.8倍、総演算性能で6.7倍と主張した。ただしNVIDIAはその後GPUパッケージ単位で数える方式に改め、この製品をVera Rubin NVL72と命名している（Rubinの1パッケージには演算ダイが2つ入っている）。この種の比較は数え方の違いで簡単に歪むため、以下ではチップ単体とシステム単位に分けて見ていく。
6.1 チップ単体
| 指標 | Ascend 950DT | Ascend 960（推定） | NVIDIA Rubin |
|---|---|---|---|
| FP8 | 1 PFLOPS | 約2 PFLOPS | 17.5 PFLOPS（FP8/FP6学習の公称値） |
| FP4 | 2 PFLOPS | 約4 PFLOPS | 50 PFLOPS（NVFP4推論の公称値） |
| HBM容量 | 144 GB | 約288 GB | 288 GB HBM4 |
| HBM帯域 | 4 TB/s | 約8 TB/s | 約19～22 TB/s（公式資料内で数値に差あり） |
| スケールアップ接続 | 2 TB/s | 倍増 | NVLink 6、3～3.6 TB/s（同上） |
| 投入時期 | 2026年Q4 | 2027年Q1以降 | 2026年下半期から出荷 |
960世代になっても、チップ単体のFP8性能には約8～9倍、HBM帯域には約2～3倍の差が残る。NVIDIAのFP4値は同社固有の推論高速化の仕組みを前提としており、昇騰のMXFP4/HiF4とは単純に比較できない。また、スパース／デンスの区別がすべての資料に明記されているわけでもない。
6.2 システム単位
| 指標 | Atlas 960E | Vera Rubin NVL72 |
|---|---|---|
| チップ数 | 4096 | 72 |
| FP8 | 8 EFLOPS | 約1.26 EFLOPS |
| HBM | 最大1 PB | 20.7 TB |
| 形態 | 複数ラック、全液冷、光接続 | 単一ラック、液冷、銅配線のNVLink |
システム総量では華為が上回るが、それは約57倍のチップ数によるものだ。本当の競争力を決めるのは、**電力あたり・面積あたりの演算性能、実際のMFU、そしてTCO（総所有コスト）**であり、華為はこれらの完全なデータを公開していない。NVIDIAは「単一ラックを強くし、スケールアウトのネットワークでつなぐ」路線、華為は「スケールアップのドメインを数千カードまで広げる」路線である。どちらが絶対的に優れているわけではない。大きなスケールアップドメインはMoEのエキスパート並列や超長コンテキストに有利で、単一ラック方式は導入の柔軟性、電力効率、ソフトウェアの成熟度で優位に立つ。
七、ソフトウェアエコシステム：「使える」から「使いやすい」へ
今回最も注目すべきエコシステム関連の数字は次のとおりである。
- CANNはコミュニティ主導の継続的なオープンソース開発へ移行した。**外部開発者の比率は61%**で初めて内部を上回り、月間アクティブ開発者は5200人を超えた。
- 40以上のモデルが昇騰＋CANN上でネイティブに事前学習された。
- PyTorch、Triton、vLLM、veRLなど90以上のオープンソースプロジェクトに対応し、PyTorch公式サイトに掲載された初の中国製計算バックエンドとなった。
PyTorchの公式バックエンドとTritonへの対応によって、開発者はCANNの低レベルAPIを直接扱わずに済む。これが移行コストを下げる最も現実的な道だ。ただし冷静に見れば、月間アクティブ5200人という規模はCUDAエコシステムとは桁が違う。また「40モデルのネイティブ事前学習」がどの規模のモデルを指し、最先端モデルを含むのかは公開されていない。基調講演では、MindSporeの比重がPyTorch互換路線に明らかに譲られていた。
八、リスクと未知数
- 製造とHBM：EUVがない条件で倍増のペースを保つには、先端パッケージング、マルチダイ実装、自社開発HBMに頼るしかない。HiBLやHiZQの量産歩留まりと生産能力は公表されていない。
- 電力とデータセンター：数千カードのスーパーノードには全液冷と広い設置面積が必要で、データセンター改修のコストは顧客の負担になる。
- 仕様の実現：Atlas 950の8192カードフル構成やAtlas 960の15488カード構成が実際にどこまで納入されるかは、今後の導入実績を見る必要がある。
- 比較条件：メーカー間の性能比較では精度、スパース性、数え方が混在しがちだ。読者は同じ精度・同じ条件で比べるべきである。
- エコシステムの定着：ハードウェアの指標は倍増できても、開発者の習慣やツールチェーンの蓄積には時間がかかる。
九、結び
HC2025が「ロードマップの公表」だったとすれば、HC2026は「ロードマップの実現が始まった」回だった。960の前倒し、NPO光インターコネクトの量産、CANN外部貢献者の過半数到達は、いずれも検証可能な進展である。華為の基本戦略もより鮮明になった。チップ単体では追いつかなくても、インターコネクト、システム、オープンなソフトウェアで全体の性能を引き上げる。
この道がどこまで通用するかは三つの点にかかっている。960が2027年Q1に実際に出荷されるか。数千カード規模のスーパーノードの実際の電力効率とMFUはどうか。そしてPyTorchバックエンドによって開発者が「意識せずに移行」できるか。次回のイベントでも、引き続き答え合わせをしたい。
出典
- Huawei, “Advancing the Agentic World, Building a Solid Silicon Foundation”（HC2026基調講演）, 2026-09-17: https://www.huawei.com/en/news/2026/9/hc-wang-keynote
- Huawei, “Huawei Launches the World’s First NPO-based SuperPoD – the Atlas 960E SuperPoD”, 2026-09-17: https://www.huawei.com/en/news/2026/9/hc-ascend960-supernode
- 華為『以开创的超节点互联技术，引领AI基础设施新范式』（HC2025基調講演全文）, 2025-09-18: https://www.huawei.com/cn/news/2025/9/hc-xu-keynote-speech
- 華為『华为发布全球最强算力超节点和集群』, 2025-09-18: https://www.huawei.com/cn/news/2025/9/hc-lingqu-ai-superpod
- 華為『昇腾950超节点真机亮相2026世界人工智能大会』, 2026-07-17: https://www.huawei.com/cn/news/2026/7/atlas-950-superpod
- NVIDIA, Vera Rubin NVL72 製品ページ: https://www.nvidia.com/en-us/data-center/vera-rubin-nvl72/
- Supermicro, NVIDIA Vera Rubin NVL72 Datasheet: https://www.supermicro.com/datasheet/datasheet_Supermicro_NVIDIA_Vera_Rubin_NVL72.pdf
- SiliconReport, “Nvidia Vera Rubin Explained: NVL72 Specs & Shipping Date”: https://www.siliconreport.com/nvidia-vera-rubin-everything-we-know-33727d4d
📅 2026年10月 | 【AI 支援で執筆】。数値は公式発表を基準とする